دمج عمليتي التأخير الزمني والإرسال لتجنب حدوث عواقب الخطأ التنبئي لأوامر القفز في المعالجات الفائقة

المؤلفون

  • Ali Hudoud قسم الحاسب الآلي، كلية الهندسة، جامعة الزيتونة، ليبيا

DOI:

https://doi.org/10.59743/aujas.v6i5.1059

الكلمات المفتاحية:

عواقب التنبؤ الخاطئ، دورة ساعة لكل أمر، مخاطر التحكم، التنبؤ الديناميكي للفرع، مليون أمر لكل ثانية

الملخص

إن استخدام نظام الانبوب في انظمة المعالجات الحديثة ساهمت الي حد كبير في تحسين  اداء هذه المعالجات ولذلك من خلال بزيادة سرعتها بشكل أكبر بكثير من ذي قبل حيث ان معدل تنفيذ الاوامر في الدورة الزمنية الواحدة يؤول الي 1, ولكن هذه التقنية لا تخلوا من عدة مشاكل مصاحبة لهذه العملية, أحد هذه المشاكل هي العواقب الناتجة عن التنبؤ الخاطئ عند استخدام الية التنبؤ التي يتم من خلالها توجيه عنوان القفز من نقطة زمنية ما اثناء تنفيذ العمليات الي نقطة أخري حيث أن حوالي 20 %  أي أمر واحد من بين خمسة أوامر يتم تنفيذها في أي برنامج هي أوامر قفز والتي توجه بألية عمل معينة للوصول الي الهدف المطلوب، والتي تقوم بعملية مقاطعة تدفق تنفيذ الاوامر التي تمر خلال هذا الانبوب.  هناك عدة محاولات تم القيام بها في دراسات سابقة  منها"  تنبأ القفز الديناميكي وتوقع التحكم " و " متنبأ قفز  ال (ان تي بي): متنبأ القفز الديناميكي لأداء المعالجات المدمجة.

في هذه الورقة قمنا بتقديم الية جديدة تعتمد علي دمج عمليتي اعادة التوجيه والتأخير في المواقع الشاغرة   لتجنب اكبر قدر ممكن من فقد للزمن نتيجة التببؤ الخاطئ في المعالجات الفائقة.

المراجع

Ali S. Al-Khalid, Safaa S. Omran. August 2020, Hybrid branch Prediction for pipelined MIPS processor, Vol. 10, No. 4.

Jurij Silc, Theo Ungerer & Borut Robic, 2007, Dynamic branch prediction and control speculation. DOI: https://doi.org/10.1504/IJHPSA.2007.013287

Cong Thuan Do, Hong Jun Choi, Dong Oh Son, Jong Myon Kim & Cheol Hong Kim. 2014,

NTB Branch Predictor: Dynamic Branch Predictor For High-Performance Embedded Processors.

DR A. P. Shanthi, Handling Control Hazards.

Charles Price. 1995, MIPS IV Instruction Set Revision 3.2.

Yihui He , Han Wan, Bo Jiang and Xiaopeng Gao. A Method to Detect Hazards in Pipeline Processor, MATEC Web of Conferences 139, 00085 (2017). DOI: https://doi.org/10.1051/matecconf/201713900085

S.A.Hudoud and A.M.Mosbah. 2014, Limiting The Data Hazards by Combining The Forwarding with Delay Slots Operations to Improve Dynamic Branch Prediction in Superscalar Processor.

David J.Lilja. Reducing the branch penalty in pipelined processors.

M.S. Schmalz. Organization of Computer Systems.

Harich Patil and Joel S. February 2000, Emer.Combing Static and Dynamic Branch Prediction to Reduce Destructive Aliasing.

Gurpur M. Prabhu. Computer architecture tutorial

JAMES E. SMITH, and GURINDAR S. SOHI. The Microarchitecture of Superscalar Processors, IEEE.

David Money Harris and Sarah L. 2013, Harris.Digital Design and Computer Architecture (second edition ). DOI: https://doi.org/10.1016/B978-0-12-394424-5.00006-9

Arthur Perais. 2016, Increasing the performance of superscalar processors through value

prediction.

Craig Zilles and Gurindar Sohi. July, 2001, Execution-based Prediction Using Speculative Slices. DOI: https://doi.org/10.1145/379240.379246

Ali S. Al-Khalid, Safaa S. Omran. August 2020 , Hybrid branch prediction for pipelined MIPS processor Vol. 10, No. 4, pp.3476~3482. DOI: https://doi.org/10.11591/ijece.v10i4.pp3476-3482

L. Hennessy and D. Patterson, 2019,Computer Architecture. A Quantitative Approach.

Arthur Perais . Mar 2015, Increasing the performance of superscalar processors through value prediction.

Jimenez DA, Lin C. Neural methods for dynamic branch prediction. ACM Transactions on Computer Systems, ACM Transactions on Computer Systems, Vol. 20, No. 4, November 2002.. DOI: https://doi.org/10.1145/571637.571639

Joan Puiggali , Boleslaw K.Szymanski, Teo Jové , Jose L Marzo. Dynamic Branch Speculation in a Speculative Parallelization Architecture for Computer Clusters.

التنزيلات

منشور

31-12-2021

كيفية الاقتباس

Hudoud, A. (2021). دمج عمليتي التأخير الزمني والإرسال لتجنب حدوث عواقب الخطأ التنبئي لأوامر القفز في المعالجات الفائقة. مجلة الجامعة الأسمرية, 6(5), 816–827. https://doi.org/10.59743/aujas.v6i5.1059

إصدار

القسم

هندسة الحاسوب وتقنية المعلومات